第831章 芯片进展3
“第一，纳米片晶体管（GAAFET）的刻蚀控制。
我们对纳米片叠层的精度、栅极环绕的控制，极其不稳定，这是良率波动的主要来源之一。”
“第二，高介电常数金属栅极（HKMG）的堆叠精度和均匀性。
新材料的热预算和界面态极其敏感，均匀性偏差导致阈值电压（Vt）漂移严重。”
“第三，也是最致命的，”他的语气几乎带着一丝绝望。
“极紫外（EUV）光刻技术的应用调试。
EUV光源的功率、稳定性，以及配套的光刻胶、掩膜版技术，全部受到最严格的限制，获取极其困难，调试进度几乎停滞。
没有稳定可靠的EUV光刻，很多关键的精细结构无法实现，良率和性能都无从谈起。”
他指着图表上那个刺眼的数字：
“目前MPW试产的综合良率......仍然在25%-30%的区间剧烈波动，最低甚至探至18%。
而且，波动没有收敛的趋势。
姚总，这个良率，对于单颗成本就高达数十美元的高端旗舰芯片来说，是商业上无法接受的。”
会议室的温度仿佛瞬间降到了冰点。
25%-30%且不稳定的良率，意味着超过三分之二的芯片是废品，这不仅是成本的灾难，更是量产交付的噩梦。
孟良凡的面色也无比凝重。
他双手交叉支在桌上，身体前倾，沉声道：
“N+1的困境，是基础物理学、材料科学和精密工程极限的综合体现。
这堵墙，靠工艺团队硬撞，代价太大，进度也无法保证。”
他再次将目光投向陈默，这次带着更深的期待和恳求。
“陈总，我们恳请开辟第二战场。
设计端和工具链必须承担更多责任。
现有的EDA工具，在应对N+1这样逼近物理极限的工艺时，已经显得力不从心，更别说再往后的N+2工艺了。
我们迫切需要工具链的再次革命。”
他语速加快，列举出痛点：
“我们需要能进行原子级器件建模的工具，能精确模拟掺杂原子分布对性能的影响；
我们需要多物理场仿真平台，能耦合计算热、电、应力之间的相互效应；
我们需要更强大的计算光刻（OPC）软件，以补偿EUV光刻带来的复杂光学邻近效应；
我们还需要基于大数据的良率预测与优化系统，能在设计阶段就预测出芯片的薄弱环节。
否则，我们设计出来的东西，就像是建立在流沙上的城堡，根本没法在现实的、不完美的工艺里被可靠地制造出来！”
这番尖锐而专业的需求，将所有压力和责任清晰地传递到了陈默和他的EDA团队身上。
面对孟良凡几乎一波又一波的挑战和全场聚焦的压力，陈默没有表现出丝毫的慌乱或防御姿态。
他缓缓坐直身体，目光平静地迎向孟良凡，然后扫过全场，最后落在自己面前的电脑上。
“孟教授提出的问题，正是我们EDA产品线过去一年，投入超过70%研发资源全力攻坚的方向。
也是我们理解的，打破僵局的关键。”
陈默的声音沉稳有力，显得很自信。
“工具链的升级，对我们而言，不是锦上添花，而是从‘辅助’走向‘驱动’和‘赋能’的战略转变。
下面，我向各位详细同步一下我们的进展。”
他熟练地操控会议室的投影，瞬间切换到了EDA产品线的详细技术架构界面。
复杂的软件模块图、算法逻辑图、性能对比柱状图层层展开，如同展开一幅精密的作战地图。
“首先，在数字设计与实现方面，”陈默放大了一个标注着“AI-DrivenDeSign”的区域。
“由钟耀祖负责的‘伏羲’AI驱动设计系统已迭代至3.0版本。
其核心采用了深度强化学习算法，在布局布线（PlaCe&ROUte）阶段，能够实现功耗-性能-面积（PPA）的多目标自动联合优化。”
他调出一份详细的内部测试报告投影：
“根据在海思‘猎人’芯片和另一款网络处理器芯片上的全流程试点对比数据，在达成相同时序和功能目标的前提下，‘伏羲’系统可以将芯片面积额外优化5-8%，动态功耗降低10-15%，同时时钟树功耗优化达20%。”
他特意看向姚尘风：
“姚总，这意味着在N+1高昂的成本下，我们可以用更小的芯片面积实现同等功能，直接对冲良率造成的成本劣势；
或者用同样的面积集成更多晶体管来提升性能；
更直接的是，功耗的降低直接转化为手机的续航提升。
这是最直接的商业价值。”
姚尘风身体前倾，仔细审视着投影上的对比数据，眼神越来越亮：
“实测数据？完全替换了传统工具流？
‘猎人’芯片能提前达标，有这个因素的贡献？”
“是的，姚总。”陈默肯定地回答，并切换幻灯片，展示了更详细的试点项目总结：
“这是两份独立的验证报告。
‘伏羲’系统在海思团队的支持下，已经具备了替代传统主流工具完成全流程设计的能力。
‘猎人’芯片的某些模块能提前达到性能目标，‘伏羲’的优化算法功不可没。
我们已经准备好了全套的部署手册和技术支持团队。”
“好！非常好！”姚尘风忍不住拍手，脸上露出了今天会议以来最振奋的表情。
“面积就是金钱，功耗就是用户体验！
这个东西必须立刻、全面用起来！
冯总，你们海思这边有没有问题？”
冯庭波眼中也闪过光彩，立即回应：“当然没有问题。我们会立即组织最强设计团队，全力配合EDA团队完成工具切换和流程适配，孟总，您看......”
孟良凡立刻接过话头，语气中带着技术专家见到新武器般的兴奋：
“这是自然。
另外，陈总，我建议这个联合工作组，就由我团队的工艺建模专家、海思负责‘猎人’和下一代高端芯片的首席设计师，以及你们EDA的核心架构师共同组成。
我们需要最直接的碰撞，最快的反馈循环。
我提议，工作组的目标是在四周内，完成海思主流高端设计流程向新工具链的全面切换，并基于N+1的初步PDK，启动第一个测试芯片（TeStChip）的设计。”
“四周？时间非常紧张。”海思的设计负责人微微皱眉，但眼神中更多的是挑战的欲望。